課程簡介

“RTL code與SOC關鍵技術”課程為數字集成電路前端設計的專題進階類課程，內容包含SOC設計、RTL代碼風格、RTL code與VLSI體系架構、專題針對性LAB等內容；并在此基礎上講授提高設計效率、電路調試技巧以及電路優化等高級話題。幫助學員掌握基于SYNOPSY EDA TOOLS構成的完整ASIC設計流程。通過本課程的學習，學員能夠熟悉典型數字SOC設計，RTL代碼風格編寫，并具備中級以上的數字電路設計水平。

課程說明

第一部分：SOC設計
目的：全面深入的介紹了SOC的知識，著重闡述了SOC的設計流程，SOC架構，SOC設計中使用的關鍵技術和實際的工程應用技巧。
內容包括：概述，SOC設計流程，SOC與EDA工具，IP復用，SOC架構，SOC中關鍵技術，SOC技術設計的發展與挑戰和SOC設計方法的發展與挑戰

第二部分：RTL代碼風格
目的：全面的深入的闡述了SOC設計約束（時序，功耗，DFT等），RTL代碼風格與SOC設計關鍵技術的聯系，使學員能夠以SOC關鍵技術為依據，寫出符合目標的代碼。
內容包括：設計約束，RTL code與異步信號處理，RTL code與電路綜合，異步信號處理，設計流程中的安全代碼風格，RTL代碼風格與SOC設計流程，RTL code 與綜合實現，RTL code與時序，RTL code與可測試性設計，RTL code與低功耗，RTL code與時鐘規劃策略，RTL code其他實際工程技巧

第三部分：RTL code與VLSI體系架構
目的：著重闡述VLSI體系結構，使學員能從宏觀上把握設計高質量代碼的理論依據。
內容包括：數據通路與控制單元，數據通路實現控制單元，微架構變換，高層次綜合及高層次綜合在RTL描述中的作用。

第四部分：LAB
項目：多時鐘16階FIR濾波器設計。
目的：在設計中體會IC設計理念與技巧，強化將一個數字系統描述為數據通路，狀態信號（控制）和控制單元（狀態機）的重要性，掌握低功耗，DFT和時序約束等理論在設計中的應喲個。
要求：
1) 控制單元與數據通路層次清晰
2) 設計控制單元與數據通路
l 利用高層次綜合技術：資源1個加法器和1個乘法器
l 考慮算法架構變換：資源1個加法器
l 考慮體系架構變換：實現面積最小化
l 考慮低功耗，修改設計
l 考慮DFT，修改設計
l 考慮時序，修改設計
3) 利用隱式狀態機完成，資源約束：
1) 一個加法器和一個乘法器
2) 兩個加法器和一個乘法器


培訓目標

幫助學員熟悉典型數字SOC設計和RTL代碼編寫，并具備中級以上的數字設計水平。

招生對象

電子、通信、計算機等相關專業本科畢業,一年以上工作經驗的在職工程師；
電子、通信、計算機等相關專業較高年級在讀研究生；
高校需要項目經驗的教師。

報名要求

有簡單或小規模電路設計經驗，或初步熟悉IC設計前端工作；
有數字電路設計基礎、了解VERILOG語言；