 Synopsys綜合培訓班 |
|
班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|
堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）：Synopsys綜合培訓班：2025年7月14日..用心服務..........--即將開課--...................... |
|
實驗設備 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質
專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
最新優惠 |
|
◆在讀學生憑學生證，可優惠500元。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
Synopsys綜合培訓班
|
培訓方式以講課和實驗穿插進行
課程描述：
Course Objectives
1) Acquire basic skill to analyze and optimize for power using Synopsys Power Complier
2) Use prime Power to perform full—chip, accurate dynamic power analysis?
Course target
Design engineers who perform gate level power analysis?
Prerequisite?
You should have experience in the following areas:?
Understanding of digital IC design
Working knowledge of Design Complier
Knowledge of Verilog or VHDL Simulation
Experience with UNIX and text editor
Writing scripts using Tcl
Reading and lingking a gate—level netlist in PT or DC
Simulation of designs in Verilog or VHDL
|
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業