 Synopsys Prime Time靜態(tài)時(shí)序分析與ModelSim高級(jí)仿真培訓(xùn) |
| 培養(yǎng)對(duì)象 |
1.理工科背景，有志于數(shù)字集成電路設(shè)計(jì)工作的學(xué)生和轉(zhuǎn)行人員；
2.需要充電，提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職人員；
3.集成電路設(shè)計(jì)企業(yè)的員工內(nèi)訓(xùn)。
|
| 入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí)：
◆電路系統(tǒng)的基本概念。 |
|
班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號(hào)) |
|
堅(jiān)持小班授課，為保證培訓(xùn)效果，增加互動(dòng)環(huán)節(jié)，每期人數(shù)限3到5人。 |
|
上課時(shí)間和地點(diǎn) |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時(shí)間(周末班/連續(xù)班/晚班）： Synopsys Prime Time：2025年7月14日..用心服務(wù)..........--即將開課--...................... |
|
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年，端海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
|
最新優(yōu)惠 |
|
◆在讀學(xué)生憑學(xué)生證，可優(yōu)惠500元。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
|
Synopsys Prime Time靜態(tài)時(shí)序分析與ModelSim高級(jí)仿真培訓(xùn) |
第一階段 |
Synopsys Prime Time靜態(tài)時(shí)序分析? |
為了幫助工程師進(jìn)一步全面系統(tǒng)地理解Prime Time的概念與方法，學(xué)習(xí)并掌握Synopsys公司的靜態(tài)時(shí)序分析工具，國家集成電路設(shè)計(jì)西安產(chǎn)業(yè)化基地EDA培訓(xùn)中心將于近日舉辦Prime Time培訓(xùn)。靜態(tài)時(shí)序分析技術(shù)是一種窮盡分析方法，用以衡量電路性能。在功能和性能上滿足全片分析的目的，支持片上系統(tǒng)設(shè)計(jì)，即它為很快滿足設(shè)計(jì)時(shí)序要求取得了突破，能提供百萬門級(jí)設(shè)計(jì)所要求的性能，并在一個(gè)合理的時(shí)間內(nèi)分析設(shè)計(jì)，而且它帶有先進(jìn)的時(shí)序分析技術(shù)和可視化的特性，用于全芯片驗(yàn)證。
●? 主要內(nèi)容：
1. 闡述了靜態(tài)時(shí)序分析的三個(gè)步驟，四個(gè)類型的時(shí)序路徑及各路徑之間的約束。
2. 討論了用于計(jì)算時(shí)鐘網(wǎng)絡(luò)延遲、外部時(shí)鐘延遲、驗(yàn)證設(shè)計(jì)的最小時(shí)鐘脈沖寬度、對(duì)門控時(shí)鐘進(jìn)行檢查及在已有時(shí)鐘的基礎(chǔ)上定義一個(gè)新的時(shí)鐘命令。
3. 明確了例外時(shí)間（Timing Exceptions）的定義，討論了例外時(shí)間的范圍，給出了多路徑及其規(guī)范，提供了多路徑的約束。
4. 高效的靜態(tài)時(shí)序分析方式，包括瓶頸、多事件及同時(shí)發(fā)生的事件最大、最小值分析等。 5. 闡述了為任何設(shè)計(jì)目標(biāo)列表應(yīng)用程序?qū)傩缘拿睿糜趶囊粋�(gè)設(shè)計(jì)對(duì)象上找到其屬性的兩種命令，允許創(chuàng)建自己的Prime Time命令。
6. 定義了時(shí)間模式、討論了在靜態(tài)時(shí)序分析中用時(shí)間模式的益處、Prime Time支持的三種時(shí)間模式及用時(shí)間模式修改link_path變量。
7．闡述了物理時(shí)間被應(yīng)用在頂層綜合時(shí)的原因、SDF的定義及在Prime Time中認(rèn)可的三種寄生模式。
|
|
第二階段 |
ModelSim高級(jí)調(diào)試功能做HDL仿真? |
為了幫助工程師進(jìn)一步全面系統(tǒng)地理解ModelSim仿真的概念與方法，學(xué)習(xí)并掌握Mentor公司的相關(guān)仿真工具，國家集成電路設(shè)計(jì)西安產(chǎn)業(yè)化基地EDA培訓(xùn)中心將于近日舉辦Mentor ModelSim培訓(xùn)。
?ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真器之一，它提供最友好的調(diào)試環(huán)境，支持PC和UNIX平臺(tái)，是唯一的單一內(nèi)核支持VHDL和Verilog混合仿真的仿真器。ModelSim是作FPGA、ASIC設(shè)計(jì)的RTL級(jí)和門級(jí)電路仿真的首選，在業(yè)界一直保持在VHDL和VHDL/Verilog混合語言功能仿真器市場占有率第一的位置，在Verilog市場也有相當(dāng)高的市場占有率。
????
本課程讓學(xué)員們首先熟悉ModelSim基本概念，并且進(jìn)一步學(xué)習(xí)ModelSim的高級(jí)調(diào)試概念和技巧，充分和有效地發(fā)揮ModelSim的各項(xiàng)功能，分析和調(diào)試數(shù)字電路設(shè)計(jì)。通過運(yùn)用各種方法和調(diào)試手段，學(xué)習(xí)如何產(chǎn)生高性能的仿真模型，得到更可靠的設(shè)計(jì)結(jié)果。您將面對(duì)一個(gè)真實(shí)的富有挑戰(zhàn)的設(shè)計(jì)，在高質(zhì)量的測試平臺(tái)上用測試矢量去仿真和分析它，并用系統(tǒng)的方法去解決問題。
● 在這次課程中可以學(xué)到：
◎ ModelSim的基本概念和流程；
◎ 高級(jí)的調(diào)試概念和方法；
◎ 運(yùn)用Debug Detective;
◎ 產(chǎn)生和比較多個(gè)數(shù)據(jù)庫；
◎ 運(yùn)用“虛擬對(duì)象”去調(diào)試設(shè)計(jì)；
◎ 用Tcl/Tk控制設(shè)計(jì)和ModelSim環(huán)境；
◎ 調(diào)試多種類型的設(shè)計(jì)錯(cuò)誤；
◎ 測定設(shè)計(jì)的“代碼覆蓋率”；
◎ 用“Signal Spy”實(shí)現(xiàn)高級(jí)探查；
◎ 應(yīng)用先進(jìn)的波形比較功能；
◎ 分析和提高設(shè)計(jì)及最終產(chǎn)品的性能，從抽象描述到門級(jí)實(shí)現(xiàn)；
● 適合的聽眾：
??◎ 在系統(tǒng)設(shè)計(jì)、硬件設(shè)計(jì)或軟件設(shè)計(jì)中將用到VHDL、Verilog或VHDL/Verilog 混合HDL語言進(jìn)行仿真和分析的工程師；
??● 需要的知識(shí)：
◎ VHDL或Verilog硬件描述語言；
◎ HDL語言功能仿真的基本概念 |
|
首 頁 