1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業(yè)機會。

培訓方式以講課和實驗穿插進行。

課程內容介紹：

協(xié)同設計成為大趨勢，對芯片、封裝和電路板之間的連接進行優(yōu)化，正在成為越來越多企業(yè)的重要趨勢，這主要受三種互相依賴的趨勢影響：小型化/功能性、性能與成本。小型化是最重要的趨勢，消費者需要高端掌上技術，而且需求量與日俱增。原本屬于多種設備的技術正在集成到單種設備中，這靠的是高級工?藝節(jié)點（?40、28、20納米）芯片，其設備功能密度級別（十億門級）正在達到驚人的程度，同時功耗需要減少，所占面積也要減小，還要有更快（數(shù)?十億比特）的I/O?，數(shù)量也比以前大得多。?性能也推動了對集成的需要，由于數(shù)十億比特串行數(shù)據(jù)信道與DDR3內存設計的運行速度超過原規(guī)格，將高速設計推向了新的高度。過去芯片、封裝與電路板可能是單獨設計與建模，如今設計師要求結構的設計與分析同時進行，這樣可以在結構設計過程中進行更好地權衡。成本是另外一個關鍵因素，因為沒有幾家公司能夠嚴格按照成本對產(chǎn)品進行定價。價格的競爭壓力來自方方面面，所以將原料成本最小化，并在設計過程中尋求成本/性能的最佳權衡是必須的。降低原料和生產(chǎn)成本最好通過減少基板和PCB板的層數(shù)實現(xiàn)，這意味著優(yōu)化網(wǎng)絡連接，這樣布線通道就會簡潔而簡化。

課程安排：

	內容
第一部分	Co-design flow introduction??including RDL Exchange and SPP介紹協(xié)同設計的方法，如何快速實現(xiàn)?RDL和Package?物理實現(xiàn)的衡量。實現(xiàn)IC/Package/PCB?的協(xié)同設計，以達到?IC/Package/PCB?的最優(yōu)設計，在能滿足設計的功能性能要求的基礎上，達到節(jié)約成本目的。
第二部分	Package power performance evaluation and optimization封裝/?系統(tǒng)級封裝的電源性能評估和優(yōu)化。?通過工具來確保芯片的供電電源。
第三部分	Chip-Package-PCB Co-analysis介紹如何實現(xiàn)?CHIP-PACKAGE-pcb的聯(lián)合仿真。
第四部分	SystemSI-DDR and SystemSI-series介紹如何實現(xiàn)DDR3?及高速串行信號的仿真。
第五部分	DDR and PCIE design in kit